IDE-Interface als Divx Decoder missbrauchen?

Beitrag von **psycargo** » Freitag 27. April 2007, 15:26

Hallo,
ich hab leider nicht viel Ahnung, aber kann man den CPLD-Chip des IDE-Interfaces nicht umprogrammieren, dass er DivX decodieren kann?

Oder könnte man an den Memory Connector der Dbox nicht einen DivX-Decoder Chip dranhängen?

Beitrag von **SoLaLa** » Freitag 27. April 2007, 19:14

neee, das schafft der nu wieder nicht... im prinzip hält der CPLD ja nur n ganzen Haufen Gatter, die sonst n großes Grab an LogikICs mit sich bringen würden um den IDEport an den Daten- und Adreßbus des Prozessors anzukoppeln...
gerechnet wird in dem Ding so gut wie garnix

Beitrag von **psycargo** » Freitag 27. April 2007, 19:39

Ich hab mal irgendwo gelesen, dass man mit FPGAs sehr gute DSP-Rechenleistung hinbekommen soll, deswegen. Pro Takt bis zu 96 32-Bit-MAC-Befehle.
Weis aber nicht genau den Unterschied zwischen CPLD und FPGAs.

Beitrag von **panta_rhei** » Freitag 27. April 2007, 20:50

Hallo,
CPLDs sind meist kleiner von der Logik-Komplexität wie FPGAs, da sie meist einen Flash oder EEprom-Speicher für die Logikfunktionen nutzen. Hingegen sind FPGAs meist Rambasierend. Da die Strukturen für ein RAM wesentlich kleiner sind, und man keinen Technologie-Mix auf dem Chip zusammenbringen muss (unterschiedliche Herstellungsprozesskomplexität - daher geringerer Yield), kann man mehr Logik pro Fläche unterbringen.

Zwar sind auch CPLDs inzwischen größer geworden, aber für das Maximum an Logik nimmt man immer noch FPGAs.
Beispiel Xilinx: FPGA 10k-330k Zellen, CPLD 100-6,4k Zellen

CPLDs haben durch den integrierten nichtflüchtigen Speicher den Vorteil, das sie nach dem anlegen der Versorgung sofort betriebsbereit sind (vom Reset mal abgesehen) und sich ihre Logikverschaltung nicht erst von einem externen Flash laden müssen (Mal abgesehen von den Actels, die FPGAs mit Flash oder Antifuse-Technologie haben).

Gruss Panta Rhei