CS2 und der MemoryExtension Slot

[Liontamer]

Wie ihr ja alles sicher wisst, bastel ich zusammen mit Scotty an einem IDE Interface für die dbox2 rum.

Leider gibt es ein Problem:
Wir nutzen unter anderem den CS2, der normalerweise für die Speichererweiterung (SDRAM) reserviert sein sollte.
Leider greift zum Zeitpunkt von CS2 auch noch irgendwer anders auf den Datenbus zu.

Meine Frage ist jetzt: Wer (oder was) ist das?

Das Problem ist nämlich, daß dadurch die eigentlichen Signale, die von der HDD kommen, gegen die Signale unbekannter Herkunft treiben. Das gibt Murks (undefinierte Pegel auf dem Datenbus). Wenn wir jetzt rausfinden, was das sein könnte, kann man dies evtl. unterbinden bzw. irgendwie umgehen.

Noch zur Erläuterung: Wir starten auf der Box nur eine ppcboot. Sonst läuft da nix.
Den Memory-Cnotroller initialisieren wir hoffentlich auch richtig. Das Register BR2 (FF000110) setzen wir auf 02000001, und das Register OR2 (FF000114) auf FE000FC0.

Nachtrag:
Die BR/OR Register haben folgende Werte:
Register des Memorycontrolers:
memc_br0 (0xff000100), value: 0x10000001
memc_or0 (0xff000104), value: 0xff000954
memc_br1 (0xff000108), value: 0x00000081
memc_or1 (0xff00010c), value: 0xfe000a08
memc_br2 (0xff000110), value: 0x02000001
memc_or2 (0xff000114), value: 0xfe000fc0
memc_br3 (0xff000118), value: 0x0c000401
memc_or3 (0xff00011c), value: 0xfffe0954
memc_br4 (0xff000120), value: 0x0a000401
memc_or4 (0xff000124), value: 0xffff8f8c
memc_br5 (0xff000128), value: 0x080008c1
memc_or5 (0xff00012c), value: 0xff0009f8
memc_br6 (0xff000130), value: 0x0c020401
memc_or6 (0xff000134), value: 0xffff0954
memc_br7 (0xff000138), value: 0x0800c900
memc_or7 (0xff00013c), value: 0x00002010
memc_mar (0xff000164), value: 0x00000088
memc_mcr (0xff000168), value: 0x0080003f
memc_mamr (0xff000170), value: 0x64904114
memc_mbmr (0xff000174), value: 0x00041220
memc_mstat (0xff000178), value: 0x0000
memc_mptpr (0xff00017a), value: 0x0400
memc_mdr (0xff00017c), value: 0xffffffff

[Liontamer]

Ich hab das mal gelöscht. Die Angaben waren falsch, und somit irreführend.

[dhd]

lol aber nur mal sone idee, nen "daten" verteiler ? ich meine wenn ich 2 signale habe muss man die doch einfach auf spliten und dann verteilen o. so

[Liontamer]

Ich hab das mal gelöscht. Die Angaben waren falsch, und somit irreführend.

[Liontamer]

Und wieder eine neue Erkenntnis!
Die Schaltpläne der Nokia sind so schlecht eingescannt, daß wir ständig anstelle einer 4 eine 1 gelesen haben. Somit haben wir die ganze Zeit an der falschen Stelle gesucht.
Es handelt sich also nicht um GPL_A1, sondern um GPL_A4!
Diese leitung lässt sich irgendwie über die "System Interface Unit" oder dem "Memory Controller" konfigurieren.
Ich werde mich heute mal intensiv mit dem Datenblatt des MPC823 befassen. Ich hoffe, ich werde dadurch schlauer.
Wenn ihr mir aber helfen könntet, wäre ich für jede Hilfe dankbar!
Das Datenblatt des MPC823: http://e-www.motorola.com/brdata/PDFDB/ ... C823UM.pdf
Weitere Informationen: http://e-www.motorola.com/webapp/sps/si ... ode=MPC823

Die GPL_A4 Leitung muß zum Zeitpunkt vom CS2 ein Low-Pegel haben. Im Moment hat sie aber elider einen High-Pegel.

[Rudi Ratlos 4711]

Es würde also denke ich auch funktionieren, wenn wir den DIR Eingang der Treiber in Richtung "Host-Datenbus" treiben lassen würden.

Naja, ob das so ne tolle Idee ist, weiß ich nicht. Da läuft ja im Betriebszustand der Microcode vom AVIA. Der AVIA-Prozessor wird sich freuen,wenn Du ihm irgendwelche Daten auf seinen Bus knallst.

Ich bekomme wahrscheinlich heute auch noch ne Nokia, dann klinke ich mich auch mal wieder hier ein.

RR4711

[Rudi Ratlos 4711]

Achja. Das mit dem Gatter ein / ausschalten müsste ja im Source vom AVIA Treiber dokumentiert sein, weil Du brauchst das ja um den Microcode in das AVIA RAM zu laden.

Hab jetzt gerade die Sourcen nicht greifbar, da Rechner frisch aufgesetzt.

RR4711

[Rudi Ratlos 4711]

Ich meinte natürlich den BETA Chip, nicht den AVIA. Sorry ! Die 128KB große CAM-Alpha.bin....

Jolt iss da glaub ich Dein Mann !

RR4711

[Liontamer]

@Rudi
Davon sind wir auch schonwieder abgekommen, den DIR einfach umzudrehen. Zu riskant.
ABER wenn wir dir GPL_A4 zum Zeitpunkt von CS2 auf Low-Pegel bekommen, ist der OE der Treiber inaktiv. Sprich, es treibt nichts gegeneinander.

[Rudi Ratlos 4711]

Es muss ja auch gehen. Die Treiber sind ja quasi als "Isolation" zwischen den beiden Bussen, damit die sich nachdem BETA-Firmwareupload nicht in der Quere kommen. Schau halt mal in die CAM Treiber Sourcen rein oder frag JOLT

RR4711

[Liontamer]

Eben, Und genau diese "Isolation" will ich ausnutzen.
Was hat denn der CAM Treiber damit zu zun?

Wie erreiche ich Jolt am besten?

[Rudi Ratlos 4711]

Was hat denn der CAM Treiber damit zu zun?

Ei, folgendes: Beim booten der Box weiß das CAM Modul auf dem Board noch nix von seiner Aufgabe als solches. Das ist ein eigener Rechner, welcher logischerweise auch eine Software zum arbeiten braucht.

Deshalb wird beim booten der Box bzw. beim laden des CAM Treibers die CAM-ALPHA.BIN der original Betanova vom MPC823 in das RAM des CAM geladen (wenn Du Dir die Schaltpläne ansiehst, wird Du merken, daß da genau 128KB RAM vorhanden sind, eben über unsere Buffer ansprechbar).

Zum Laden muss im Treiber vorher ja der Bustreiber auf "Durchzug" gestellt werden, und daß muss ja da irgendwo im Treiber passieren....

Und da Jolt den Treiber verbrochen hat , kennt er sich damit bestimmt auch gut aus. Er hat ja auch schonmal angeboten, einen Treiber für die IDE Platte zu proggen....

RR4711

[Liontamer]

Leider hab ich das Gefühl, daß Jolt jetzt nichtmehr dafür bereit ist.
Ich hab ihm mal eine PM geschrieben. Er hat sie zwar gelesen, aber bisher noch nicht drauf geantwortet.
Auch alle anderen Versuche im Chat etc. bleiben unbeantwortet.
Warum? Das bleibt wohl in den Sternen stehen.

[Liontamer]

@Rudi
Ich glaube, wir reden hier von verschiedenen Dingen.
Ich rede von den Treibern IH3, IH7, IH8 und IH10 im Host Controll Block.
Diese würde ich gerne bei einem Zugriff auf IDE abschalten. (Isolieren)

Oder meintest du auch diese Treiber?

[Rudi Ratlos 4711]

Rede ich Chinesisch ? Natürlich meine ich die !

RR4711

[Liontamer]

Sorry.
Hab da nur was missverstanden.

Wer (außer Jolt) kennt sich denn da noch aus?

[Rudi Ratlos 4711]

Ich versuch gerade mal das aktuelle CVS auszuchecken. Ich schau dann mal nach. So schwer kann's net sein...

Getreu dem Motto: Wir haben schon ganz andere Sachen nicht hinbekommen....

RR4711

[Liontamer]

Sprich: Du schaust dir die Sourcen des Treibers an?
Gut. Damit kenn ich mich nämlich garnicht aus. (CVS, Sourcen etc...) ;-)

[Rudi Ratlos 4711]

Also, hier in diesem Teil wird die Firmware das CAM-SRAM geschrieben.

Code: Alles auswählen

static void do_firmwrite( u32 *buffer )
{
	int size,i;
	void *base;
	immap_t *immap=(immap_t *)IMAP_ADDR ;
	volatile cpm8xx_t *cp=&immap->im_cpm;

	base = (void*)buffer;
	size=CAM_CODE_SIZE;

	cp->cp_pbpar&=~15;  // GPIO (not cpm-io)
	cp->cp_pbodr&=~15;  // driven output (not tristate)
	cp->cp_pbdir|=15;   // output (not input)

	cp->cp_pbdat|=0xF;
	cp->cp_pbdat&=~2;
	cp->cp_pbdat|=2;

	for (i=0; i<8; i++)
	{
		cp->cp_pbdat&=~8;
		udelay(100);
		cp->cp_pbdat|=8;
		udelay(100);
	}

	cam_reset();

	cp->cp_pbdat&=~1;

	memcpy(code_base, base, size);

	cp->cp_pbdat|=1;
	cp->cp_pbdat&=~2;
	cp->cp_pbdat|=2;

	udelay(100);

	cam_reset();
}

Ich muss noch die passenden ASM include files raussuchen, die sind wohl bei den Kernel-Sourcen für PPC Linux dabei....

Relevant wären dann diese cp->cpxxxx Statements, welche die IO Ports des prozessors als Ein/Ausgänge schalten und die Leitungen aktivieren oder deaktivieren.

Ich muss jetzt mal auffe Arbeit. Du hörst von mir. Ich hab mir jetzt mal schnell eine RedHat eine von meinen anderen Kisten genagelt. Würde ja auch gerne mal selber das CDK durchkompilieren....

RR4711

[Rudi Ratlos 4711]

Nachtrag:

Mal schnell gegoogelt:

Code: Alles auswählen

440     /* Internal memory map.
441     */
442     typedef struct immap {
443     	sysconf8xx_t	im_siu_conf;	/* SIU Configuration */
444     	pcmconf8xx_t	im_pcmcia;	/* PCMCIA Configuration */
445     	memctl8xx_t	im_memctl;	/* Memory Controller */
446     	sit8xx_t	im_sit;		/* System integration timers */
447     	car8xx_t	im_clkrst;	/* Clocks and reset */
448     	sitk8xx_t	im_sitk;	/* Sys int timer keys */
449     	cark8xx_t	im_clkrstk;	/* Clocks and reset keys */
450     	lcd8xx_t	im_lcd;		/* LCD (821 only) */
451     	i2c8xx_t	im_i2c;		/* I2C control/status */
452     	sdma8xx_t	im_sdma;	/* SDMA control/status */
453     	cpic8xx_t	im_cpic;	/* CPM Interrupt Controller */
454     	iop8xx_t	im_ioport;	/* IO Port control/status */
455     	cpmtimer8xx_t	im_cpmtimer;	/* CPM timers */
456     	cpm8xx_t	im_cpm;		/* Communication processor */ 
457     } immap_t;

und auch

Code: Alles auswählen

356     typedef struct comm_proc {
357     	/* General control and status registers.
358     	*/
359     	ushort	cp_cpcr;
360     	char	res1[2];
361     	ushort	cp_rccr;
362     	char	res2[6];
363     	ushort	cp_cpmcr1;
364     	ushort	cp_cpmcr2;
365     	ushort	cp_cpmcr3;
366     	ushort	cp_cpmcr4;
367     	char	res3[2];
368     	ushort	cp_rter;
369     	char	res4[2];
370     	ushort	cp_rtmr;
371     	char	res5[0x14];
372     
373     	/* Baud rate generators.
374     	*/
375     	uint	cp_brgc1;
376     	uint	cp_brgc2;
377     	uint	cp_brgc3;
378     	uint	cp_brgc4;
379     
380     	/* Serial Communication Channels.
381     	*/
382     	scc_t	cp_scc[4];
383     
384     	/* Serial Management Channels.
385     	*/
386     	smc_t	cp_smc[2];
387     
388     	/* Serial Peripheral Interface.
389     	*/
390     	ushort	cp_spmode;
391     	char	res6[4];
392     	u_char	cp_spie;
393     	char	res7[3];
394     	u_char	cp_spim;
395     	char	res8[2];
396     	u_char	cp_spcom;
397     	char	res9[2];
398     
399     	/* Parallel Interface Port.
400     	*/
401     	char	res10[2];
402     	ushort	cp_pipc;
403     	char	res11[2];
404     	ushort	cp_ptpr;
405     	uint	cp_pbdir;
406     	uint	cp_pbpar;
407     	char	res12[2];
408     	ushort	cp_pbodr;
409     	uint	cp_pbdat;
410     	char	res13[0x18];
411     
412     	/* Serial Interface and Time Slot Assignment.
413     	*/
414     	uint	cp_simode;
415     	u_char	cp_sigmr;
416     	char	res14;
417     	u_char	cp_sistr;
418     	u_char	cp_sicmr;
419     	char	res15[4];
420     	uint	cp_sicr;
421     	uint	cp_sirp;
422     	char	res16[0x10c];
423     	u_char	cp_siram[0x200];
424     
425     	/* The fast ethernet controller is not really part of the CPM,
426     	 * but it resides in the address space.
427     	 */
428     	fec_t	cp_fec;
429     	char	res18[0x1000];
430     
431     	/* Dual Ported RAM follows.
432     	 * There are many different formats for this memory area
433     	 * depending upon the devices used and options chosen.
434     	 */
435     	u_char	cp_dpmem[0x1000];	/* BD / Data / ucode */
436     	u_char	res19[0xc00];
437     	u_char	cp_dparam[0x400];	/* Parameter RAM */
438     } cpm8xx_t;

Ich werde mir mal das Datenblatt zu gemüte führen. Und vielleicht kann das einer mit dem Little und Bigendian nochmal erklären, die Motorola-Teile verwirren mich immer. Wenn ich Bit0 auf dem Datenbus setzen will, muss ich dann auch in meinem Operanden Bit0 setzen oder Bit31 ???!?!

RR4711

[Liontamer]

Danke Rudi!
Schön zu wissen, daß sich jemand, der davon Ahnung hat, darum kümmert.

[Rudi Ratlos 4711]

Schön zu wissen, daß sich jemand, der davon Ahnung hat, darum kümmert.

Naja, ich programmier zwar beruflich hardwarenah in C, aber PowerPC ist Neuland für mich. Aber wir tun was wir können... Also nicht viel ....

RR4711

[Rudi Ratlos 4711]

Das mit den I/O Ports wäre zu einfach gewesen. Ich hab mich jetzt mal ein paar Minuten hingesetzt mit Schaltplan und MPC823 Manual.

Die Befehle im CAM Treiber beziehen sich auf PortB des MPC823, also wie im Schaltplan zu sehen CA_CTRL0:3.

Davon werden CA_CTRL0:2 für eine syncrone serielle Schnittstelle des BETA Chips verwendet (evtl. eine Art Testport ?!?).

Mit CA_CTRL3 wird der Bus vom MPC823 mit den SRAMs des CAMs verbunden, um dann mit dem memcopy die Firmware ins CAM-SRAM zu schreiben. Das hat aber alles nix mit unserem Problem zu tun.

Die GPLA4-Leitung wird vom Memorycontroller angesprochen und dessen Programmierung ist starker Tobak !

Wobei eigentlich der Memorycontroller im Bereich ab 0x0C000000 für die Verwendung von SRAM konfiguriert sein müßte, denn da liegt laut Jolt das CAM-SRAM http://tuxbox.berlios.de/forum/viewtopi ... x0C000000 )

In welchem Bereich fühlt sich denn das IDE-Interface angesprochen (ich hab jetzt keinen Bock schon wieder nachzuschauen und mich durch 15 Pages zu quälen).

Wenn es gelingt, die Basisadressen vom IDE in den Bereich 0x0C000000 + 128KB zu legen, können wir uns da austoben, solange PortB31 auf high liegt.

rr4711

[Liontamer]

Im Moment sprechen wir die IDE über den Bereich 0x02...... an.

Ich hab mal den Bereich auf 0x0C020000 umgelegt. Leider ohne Erfolg. Die GPL_A4 Leitung wird weiterhin angesprochen. (High-Pegel)

[Rudi Ratlos 4711]

Misst Du im Laufenden Betrieb mit Linux / Neutrino oder noch vom PPCBOOT aus ?

Ich weiß nämlich nicht wer den Memorycontroller letzendlich konfiguriert, ob das schon das PPCBOOT fertig aufteilt, oder ob der Kernel zuerst mit ner Minimalkonfig gestartet wird und der dann die Aufteilung macht....

RR4711