anhand der Infos aus einigen anderen Threads hier und der dort abgelegten Pinbelegung des Sagem Ram-Sockels sowie dem Hinweis auf 100pin DIMMs hab ich mal gedacht ich vergleich die zwei Infos, da die Pinbelegung speziell in Bezug auf die unteren Adressbits etwas verwirrend war.
Bei jedec.org wurde ich dann auch bzgl. der 100pin DIMM spezifikation fündig.
Diese Info war im ersten Moment auch scheinbar hilfreich, zumindest stimmte die Belegung in Bezug auf einige grundsätzliche Pins überein - namentlich vor allem alle GND und VCC Verbindungen. Bei den restlichen Signalen kommt es allerdings zu teilweise sehr unterschiedlichen Belegungen, gerade was besagte unteren Adressbits angeht.
Wie sicher ist denn nun die hier im Forum gepostete Pinbelegung? Wäre es doch denkbar, daß der Sockel entgegen der widersprüchlichen Information leztlich der jedec Norm entspricht (sprich: sind solche "Standard" 100pin DIMMs dort einsetzbar) ?
Im moment tue ich mich ein wenig schwer damit die Sache sauber geregelt zu bekommen. Für das besagte USB/IDE Thema wäre es jedoch wünschenswert (und würde es erheblich beschleunigen), wenn man zumindest was einen frei verwendbaren Speicherbereich im oberen Adreßraum und die sichere Verfügbarkeit der unteren Adreßbits angeht Gewißheit hätte. RD/WR generieren wäre zu meistern, und bis auf den benötigten IRQ den wir wie mehrfach besprochen vom FE abgreifen könnten wären es lediglich noch die Datenbits die benötigt werden.
Ist jemand was diese grundsätzlichen Fragen zur Hardware angeht fit und hat evtl. interesse an einem kurzfristigen Austausch?
Vielleicht bin ich die letzten Tage auch nur zu lange wach und seh den Wald vor lauter Bäumen nicht mehr
Wecherz iss...