IDE-Schnittstelle

[SoLaLa]

hmmm,
ich denke schon, daß die datenleitungen noch umgeordnet werden müssen, weil die ja am speichererweiterungsslot noch "falschrum" anliegen. aber wirklich wissen weiß ich das auch nich...

[Liontamer]

Ich lad mir grad Cadsoft Eagle runter, dann schau ich mir die Pläne mal an.

@alexh
Welchen Stand habt denn der Schaltplan im Moment? (23.11.02 17:05)

PS: Das Pinning vom 74LVC4245 ist übrigens nahezu identisch mit dem 74245.

[MHC]

hmmm,
ich denke schon, daß die datenleitungen noch umgeordnet werden müssen, weil die ja am speichererweiterungsslot noch "falschrum" anliegen. aber wirklich wissen weiß ich das auch nich...

doch doch
kurz gesagt
bei 16bit Zugriff (muss im Optionsregister eingestellt werden)
A30 ist A0
D15 ist D0

bei 8bit Zugriff zB
A31 ist A0
D7 ist D0

bei 32bit zB
A29 ist A0
D31 ist D0

[scotty]

Morgen!

Also zwischen einer Big- und einer Little- Endian Maschine unterscheiden sich die Positionen der Bytes, nicht der einzelnen Bits. D.h. wenn schon dann müssen die ganzen Bytes getauscht werden!
http://www.webopedia.com/TERM/b/big_endian.html
Wenn tatsächlich Bitweise getauscht werden muss(was ich nicht glaube), so hat das nix mit dem Endian zu tun.
Bei einem 32 Bit Zugriff wird bei der Adressierung dann die Adressleitung A0 & A1 nicht ausgewertet bzw. muss NULL sein.

Nach Datasheet müssen die Bytes wirklich getauscht werden. Zur Adressierung (A0 & A1) sowie für die beiden CS sollte dann auch A0 ausgespart werden.

Gruss
scotty

[DBoxfuzzy]

Hi,

angenommen die Platte sollte laufen, wäre es dann auch möglich aufgezeichnete Movie- oder Audiofiles direkt von der Platte wieder auf den Fernseher zu bringen?

Cu

DBoxFuzzy

[satan]

DBoxfuzzy das ist das Ziel der Aktion.

Wir wollen nicht nur einen Wohnzimmertauglichen MP3 Player basteln sondern aus der DBOX2 einen HD Receiver machen (so eine Art kleine Dreambox) ob die bis jetzt Hardwaremäßig noch im Prealphastadium befindliche Hardware schnell genug ist kann man vor der Betaphase noch nicht sagen.

Kennt sich einer genauer mit dem DBox Schaltnetzteil aus?
bzw hat jemand genauere Daten?
Eine 3,5" Festplatte über das Netzteil zu betreiben halte ich für ausgeschlossen besonders wenn ich an den Kokelwiderstand in den Sagem Boxen denke. Aber wie sieht es mit einer 2,5" Notebookplatte aus?
die bracht dann auch nur 5V und keine 12V mehr. Da ja in der Box genug Platz ist könnte man auch ein kleines 5v Schaltnetzteil zusätzlich unterbringen. Bzw eine Spannungsstabi mit Filter und ein einfaches Steckernetzteil extern anschließen.

Bis es fertige Festplattenkontrollerplatinen zum einstecken mit Kabelsatz und Befestigungskit geben wird (wenn es die überhaupt mal geben wird) wird es noch eine ganze Weile dauern!

Definition auf dieses Project bezogen:

Prealphastadium:
Hardware ist theoretisch fertig kann aber mangels Treiber nur per Messgerät überprüft werden.

Aphastadium:
In der Alphaphase schreibt man die Software also die Treiber, sollte man dabei feststellen das, dass mit der Hardware dann doch nicht so hinhaut muß man auch dort noch mal ran.

Betastadium:
Erste Treiber sind einsatzbereit.
Jetzt geht's ans beseitigen der letzten Bugs.
Evtl. schreiben bzw anpassen von Anwedungen (Videorekordersoftware).

mfG Satan

PS: Kommt den 8 bzw 32 Bit Zugriff überhaupt in Frage? Dachte immer ein IDE-Interface (ohne Kontroller) sei 16 bittig. 8 Bit macht ja keinen Sinn weil der Aufwand sich verdoppeln würde. 32 Bit setzt doch einen ATAPI Kontroller voraus oder täusche ich mich da?

Was das Endian-Problem angeht denke ich das eine Amiga-Interface like Verdratung die Richtige ist, also Byteweise getauscht. Soweit ich weiß kann der PPC das aber auch bei entsprechender Programmierung beide Normen on-the-fly verkraften. Zu Testzwecken läßt es sich das auf jedenfall mit sehr wenig Befehlen anpassen.

Hab hier auch noch etwas gefunden was evtl Interessant sein könnte:
http://www.toshiba.com/taec/components/ ... 061402.pdf
http://www.eurekatech.com/ektdsfld/ep510b.pdf

[SoLaLa]

wenn ich an den Kokelwiderstand in den Sagem Boxen denke

das is jetzt in bezug auf die leistung des netzteils völliger blödsinn, weil dieser widerstand auf der primärseite des sagemnetzteils nix anderes macht als für die regelung direkt aus den 310V eine startspannung zu produzieren... wenn dabei 2mA benötigt werden dann sind das schon 0,6W die da dauerhaft verbruzzelt werden.
für die noch übrig bleibende leistungsfähigkeit des netzteils ist entscheidend wie im normalbetrieb das puls/pausen verhältnis des schalttransistors aussieht und wieweit die sekundäre beschaltung in den einzelnen zweigen höhere ströme verkraftet... das noki netzteil halte ich für sehr robust... ein kaputter GTX beispielsweise (ca 1A belastung auf der 3,3v leitung) macht dem netzteil nicht das geringste aus, sone kiste läuft tagelang weiter bis der GTX mal verdampft...

[satan]

Okay das heißt wenn ich das richtig verstehe, das eine 2,5" Platte für eine Nokia Box kein Problem darstellen sollte?

Mag ja sein das der Widerstand mit der Ausgangsleitung nicht viel zu tun hat, aber Vertrauenserweckend ist er nicht gerade.

[SoLaLa]

aber Vertrauenserweckend ist er nicht gerade.

ja, hast ja recht, der hat schon oft zu mißverständnissen geführt, leider, is aber nunmal normal.
das mit der 2,5"platte seh ich aber auch so, das sollte überhaupt keine probleme bereiten. und überhaupt ist das mit dem strom nicht so wild, erstmal soll es funktionieren .
es ist ja auch so: die box liefert ca 400mA bei 18V für den LNC.
alle boxen die über nen Multischalter laufen haben also schonmal ca 6W "überschüssige" netzteilleistung zur verfügung die irgendwo anderweitig verbraten werden kann
außerdem könnt man bei platten betrieb noch das display abschalten (sind auch noch n paar Watt)... irgendwo läßt sich immer strom herkriegen

[satan]

Das hört sich ein wenig wie Startrek an; dann leiten wir halt ein wenig Energy um
Würde also bedeuten das Kabelboxen die prädestinierten Testmaschinen sind? Weil meines Wissens nach die Netzteile vollbeschaltet sind obwohl ja bei Kabel "selten" ein ein LNB zum Einsatz kommt.

Hier nochmal was zu Endian Geschichte:

Byte-Reversed Load and Store Instructions
The PowerPC instruction set includes a class of load and store instructions that perform byte swapping based on the size of the data transferred. For example, the load word byte reversed indexed ( lwbrx ) instruction swaps a 4-byte value. The primary purpose of instructions such as lwbrx is to allow efficient access to data in little-endian format, without additional byte-swapping.

For an example, refer to the big-endian DMA descriptor value shown in Figure A-6. If a program uses a PowerPC lwbrx instruction to access field aDescr.A, it reads the value 0x44454647, which is the correct data in little-endian format.

Byte-reversed load and store instructions require more code than other load and store instructions, because they exist only in indexed form without update forms. Either addresses of fields within data structures must be explicitly calculated, or field offsets must be loaded into a register. Also, there is currently no C compiler mechanism available to generate these instructions.

Byte-Swapping Issues
Byte swapping of data is a natural consequence of address invariance. It occurs when data in one endian format is read by a system that uses the other endian format. For example, suppose the DMA descriptor values initialized by the code shown in Listing A-1 are generated by a little-endian system and saved to disk. The data is then read from the disk by a big-endian system.

Assume that the data is written to disk in byte-address order, and that the disk memory is formatted in an 8-byte wide configuration. The little-endian disk memory image would look like Figure A-5.

Figure A-5 Little-endian memory image

Code: Alles auswählen

            4     2  1  0
+-----------+-----+--+--+
!44 45 46 47!22 23!11!10!
+-----------+-----+--+--+
!88!89!8A!8B!8C!8D!8E!8F!
+-----------+-----+--+--+
                        8

When read by a big-endian system in byte-address order, the data would be stored in memory as shown in Figure A-6.

Figure A-6 Big-endian memory image

Code: Alles auswählen

0  1  2     4
+--+--+-----+-----------+
!10!11!23 22!47 46 45 44!
+--+--+-----+-----------+
!8F!8E!8D!8C!8B!8A!89!88!
+--+--+-----+-----------+
8

Notice that the byte offsets of each field are still correct. However, the data within each field has been swapped. If field aDescr.A was read with a little-endian word loading process, the data in memory would be 0x47464544, even though the original data was written as 0x44454647.

Listing A-1 Field value initializer

Code: Alles auswählen

DMA_Descriptor aDescr;
aDescr.C = 0x10;
aDescr.F = 0x11;
aDescr.L = 0x2223;
aDescr.A = 0x44454647;
aDescr.X = 0x88898A8B8C8D8E8F;

Listing A-2 Endian mode determination code

Code: Alles auswählen

union {
        half    H;
        byte    B[2];
        }       halfTrick;
    halfTrick ht;
    ht.H = aDescr.L;
    if( ht.B[0] == 0x22 )
        printf( "I'm on a big-endian system" );
else
        printf( "I'm on a little-endian system" );

Little-Endian Processing Mode
The PowerPC microprocessor supports a little-endian processing mode, in which addresses are swizzled when they are used to access memory. The swizzle applies an XOR operation to the low-order 3 bits of an address with a constant that depends upon the size of the data being loaded or stored. Word load and store actions use a value of 0b100, halves use 0b110, and bytes use 0b111. The resulting addresses are used to make memory references to a big-endian memory system.

Note

The PowerPC's effective address is not modified, only the interpretation used to access memory. For example, the update forms of load and store instructions alter the base register with the same value, regardless of the current endian mode. Thus, the address swizzle is completely transparent to software.

Notice that the address swizzle in little-endian processing mode changes only the lower 3 bits. The number of address bits swizzled depends upon the maximum scalar data type that can be accessed by the system; it does not depend upon the width of the processor's data path. In the case of PowerPC processor, the longest scalar is a double word--hence, swizzling 3 bits suffices to transform any address.

By swizzling the offsets in the big-endian DMA descriptor value shown in Figure A-10, little-endian processing mode produces a new set of offsets. For example, the processor applies the calculation 0b000 XOR 0b100 to the 0 offset for the word field aDescr.A, producing the offset 0b100, or 4. Software can read the correct value of 0x44454647 at that offset. The result is that the whole descriptor appears to have the structure shown in Figure A-11.

Figure A-10 Little-endian descriptor with big-endian addresses

Code: Alles auswählen

0           4     6  7  
+-----------+-----+--+--+
!44 45 46 47!22 23!11!10!
+-----------+-----+--+--+
!88!89!8A!8B!8C!8D!8E!8F!
+-----------+-----+--+--+
8

Within fields, the byte ordering of the data image shown in Figure A-10 is correct, but the data addresses have been swizzled. For example, the field aDescr.C that is stored in byte lane 0 in the little-endian format shown in Figure A-5 is now stored in byte lane 7 in Figure A-10.

Figure A-11 Descriptor swizzled by little-endian processing mode

Code: Alles auswählen

4           2     1  0  
+-----------+-----+--+--+
!44 45 46 47!22 23!11!10!
+-----------+-----+--+--+
!88!89!8A!8B!8C!8D!8E!8F!
+-----------+-----+--+--+
8

Note

PowerPC little-endian mode does not support misaligned data accesses. Access to misaligned data must be by code sequences or subroutines. As is the case with byte-reversed load and store instructions, there is currently no compiler support for handling misaligned data.

Hier gefunden:
http://developer.apple.com/techpubs/har ... pgfId=1026

[Liontamer]

Jo, das sieht ja schonmal ganz gut aus!
Ich werde dann morgen (sofern ich dafür etwas Zeit hab) mal mit Eagle einen kompletten Plan erstellen und für alles zugänglich auf einem Server ablegen. Dann kann sich jeder ein Bild davon machen und sein Wissen dazu beisteuern.

Was ist denn nun eigentlich mit dem Stecker-Problem? Hat denn niemand eine Idee, wie dies gelöst werden kann?

Bekannt ist bisher:
Nokia: AMP 0,5mm Fine Mate connector, 80pol 8-316614-0
Sagem: DIMM 100 Pin Modul. Manchmal in HP Druckern enthalten.
Philips: unbekannt

[satan]

Was haste den für eine Box?

Für die Sagem hab ich so ein Modul.
Leider ist nicht ganz klar ob die Belegung die hier im Thread erwähnt ist oder die jedec Belegung die Richtige ist.

Hab auch ne Sagem hier ist zwar de LNBK20P defekt aber hierfür spielt das ja keine Rolle.

Die Hardware dranlöten ist auch kein Problem werd einfach den nicht benötigten Flashkram der auf dem Modul drauf hängt absägen und ein Stück Lochrasterplatine einkleben.

Mir fehlen eigendlich nur ein Hinweis, welche Belegung passt ein Schaltplan die benötigten IC's (das sollte wohl das kleineste Problem sein) und ein Testprogramm um zu testen ob die Platte ansprechbar ist.

Was die Philips angeht ist das nicht der gleiche Stecker nur als 100 polig?

[axelh]

Ich hab mir jetzt nochmal das Datenblatt der CPU vorgenommen. Wir müssen jede Leitung mit einen Treiber versehen. Die Daten und Addressleitungen haben nicht genug Dampf um die direkt mit der Festplatte zu verkabeln.

Ich bring dann jetzt mal den Schaltplan auf den aktuellen Stand.

cu axelh

[satan]

Selbst wenn die Leitungen genug Dampf haben ist es besser einen Treiber zu verwenden. Mal davon abgesehen sollten doch eh Pegelwandler eingesetzt werden ober habe ich da was falsch in Erinnerung?

[axelh]

http://axel-h.de/dbox2/ide2.jpg
http://axel-h.de/dbox2/ide2.sch

Sollten wir vieleich die /wr_ide und /rd_ide auch noch mal über den Pegelwandler schicken?

@liontamer: Ist der untere 74LVC4245A richtig (DIR)? Und wo muss ich das DIR Signal der beiden oberen anschliessen (/RD oder /WR)?

cu axel

[satan]

Wir haben ja noch genug frei. Also warum nicht? Denke wir müssen sogar wegen 3,3V vs 5V oder nicht? Genau für das DIR-Signal ist rd/wr_box gedacht denke ich. Den IRQ würde ich auch über den Wandler schicken.
Woher kommt eigendlich das OE-Signal /CS2 ??

[scotty]

Kurze Anmerkung: der untere Treiber muss nicht Bi-direktional sein.
Auf jeden Fall darf er nicht mit OE(PIN15) geschaltet sein! (Sonst ggf. undefinierter Pegel am CS = ungut).

Gff. mal in die Spec des verwendeten Bausteins schauen und einen einfachen 5V Treiber verwenden, den 74HC32N dann auch an 5V hängen. Ist weiss jetzt nur nicht ob bei 74HCxx LVTTL (3.3V) am Eingang reichen -> Datenblatt. Wenn ich Zeit habe schaue ich morgen mal.
Die Eingänge von 74HC sind so hochohming, das der 5V Eingang nicht stört (keine Rückwirkungen auf die Box).

Statt A0-A4 an den unteren Baustein sollte A1-A5 genommen werden, sonst gibt's eine Alignment Exception.

Ich hab nochmal näher auf das Schaltbild geschaut:
Womit steuerst du die OE Eingänge eigentlich an? Fehlt da eine Junction, oder der Eingang?

scotty

[axelh]

Der Eingang. Ich hab vergessen die Leitung den OE und ORS mit /CS2 von der Box zu beschriften. Sorry

Code: Alles auswählen

Kurze Anmerkung: der untere Treiber muss nicht Bi-direktional sein. 
Auf jeden Fall darf er nicht mit OE(PIN15) geschaltet sein! (Sonst ggf. undefinierter Pegel am CS = ungut). 

Gff. mal in die Spec des verwendeten Bausteins schauen und einen einfachen 5V Treiber verwenden, den 74HC32N dann auch an 5V hängen. Ist weiss jetzt nur nicht ob bei 74HCxx LVTTL (3.3V) am Eingang reichen -> Datenblatt. Wenn ich Zeit habe schaue ich morgen mal. 
Die Eingänge von 74HC sind so hochohming, das der 5V Eingang nicht stört (keine Rückwirkungen auf die Box). 

Ich würde dann vorschlagen den unteren durch nen 74HC245 zu ersetzen. Der ist vom Pinout schöner als der 74HC32. Macht vieleicht das Platinenlayout einfacher und kosten eh genauso viel. Wobei wir dann den OE dann auf masse legen sollten (danke für den Hinweis).

Code: Alles auswählen

Statt A0-A4 an den unteren Baustein sollte A1-A5 genommen werden, sonst gibt's eine Alignment Exception. 

Ich denke wir müssten eh A2-A6 (Alias A29-A23) nehmen, sind soweit ich mich erinner die kleinsten am Steckplatz (zumindest bei der Nokia).

Wie ist der Stand mit den Steckern. Ich komm da nicht dran, bin aber sehr verlegen drum (will endlich anfangen zu basteln).

cu axel

[Liontamer]

Hab mal ein Bild vom 74LVC4245 eingefügt:


Datasheet von Philips (Link von SoLaLa)
Datasheet von Texas Instruments

Ich mach mich jetzt an es Schaltplan malen.

Für die Adressleitungen benutze ich übrigens 2 Gatter vom 7414 hintereinandergeschaltet. Das sind Inverter mit Schmitt-Trigger Eingang.

EDIT: Die Gatter benutze ich jetzt doch nicht mehr.

Achja, wird die /Reset Leitung eigentlich benötigt? Und wo wird die am besten von der dbox abgegriffen?

[Liontamer]

So, nachdem ich mich jetzt einigermaßen mit Eagle auskenne, hab ich den Plan mal etwas abgeändert.
Das Problem mit dem undefinierten Pegel an den CS hab ich einfach mit 2 Pullups behoben. Sollte doch gehen, oder?
Außerdem hab ich das ganze mal etwas übersichtlicher gestaltet.

Hier liegt das Eagle File: IDE3.sch

[Maxx]

Hi,

die Sache nimmt ja langsam gestalt an und ist nicht mehr ganz so verworren wie zu Anfang...

Ein paar fragen hab ich allerdings, da hier ja einige scheinbar schon etwas tiefer in ein paar der Punkte eingestiegen sind die mir noch etwas Kopfzerbrechen bereiten.

Darunter z.B.:
- Was steckt hinter der Adreßtauscherei an diesem Port (ich hab hier dieses 0815 Schaltbild der Nokia Boxen aus dem Netz) die hier ja schon angedeutet wurde.. also die "Wandlung" der hohen Adreßbits in A0-A13.
Läuft das automatisch ab oder muß die CPU vorher speziell initialisiert werden?
- Das angesprochene WR Signal... ist das das WE_1 aus dem GP_LAB bus in dem Schaltplan?
- CS2... auch hier wieder - muß die CPU zuvor speziell initialisiert werden um das Signal als CS Leitung zu nutzen?
- hat sich schon jemand genauer mit den widersprüchlichen Pinouts bei dem SAGEM port hier im Forum und den jedec spezifikationen schlau machen können? ich find jetzt grad das pinout hier nicht mehr.. muss mal schaun ob ich das schon irgendwo auf der platte abgelegt habe.

Zum ganzen Logikkram... nun, je nachdem was alles an Features reinsoll gibts da noch ein paar andere Möglichkeiten um a) Chips zu sparen und b) sogar noch mehrere Funktionen bzw. Schaltungen in ein einzies Projekt zu mergen. Wir verwenden für unsere kleine Hardware hier derzeit auch die LVC rein zum übersetzen des Datenbusses, der restliche Logikkram sowie Adreßbits etc. laufen allesamt über einen 5v tolerantes CPLD - und in dem wären noch jede Menge resourcen frei um weitere Logik einzubauen.

Zudem denke ich wäre es relativ kritisch einfach voneinander abhängige Signale getrennt zu verwenden.. also CS und die selbst generierten CS1+CS2 einfach nur separat zu "Wandeln" kann durchaus zu kritischen Timingproblemen führen. Viel sinnvoller und vor allem fachgerechter wäre es, diese Signale schon vorab in einem PLD zu bearbeiten - selbst wenn hier nur ein einfaches GAL zum Einsatz käme. Bei verwendung des o.g. CPLDs würde jedoch auch noch der weitere Busübersetzer entfallen.

Zu den Übersetzern... weil das mal vor 1/2 Seiten angesprochen wurde... neben den 74LVC245 (ist die zusätzliche 4 bei den Philips von technischer Bedeutung? Meine hier von Philips heißen nur LVC245A, ebenso die von TI die ich ebenfalls hier liegen habe) gibts es noch die 16bit breiten. Eine Suche nach 74LVC16245 sollte zu den entsprechenden Seiten führen.

Interessant finde ich das Thema Stromversorgung.. ich denke nämlich auch, solange da keine wirklich hundertrozentig schlüssige Informationen exisiteren wäre es äußerst riskant einfach vorauszusetzen, daß es schon klappen sollte.
Ihr müßt da echt weiter denken... Jedes Gerät will mehr oder weniger Saft... und jeder User ist potentiell jemand, der die Sache übertreibt und/oder doch das falsche Gerät anschließt. Sich da nicht gut abzusichern kann fatale Folgen haben - auch für die Entwickler.
Was bringt die netteste Erweiterung, wenn sich 50% der User ihre Box damit schiessen

[Liontamer]

- Was steckt hinter der Adreßtauscherei an diesem Port (ich hab hier dieses 0815 Schaltbild der Nokia Boxen aus dem Netz) die hier ja schon angedeutet wurde.. also die "Wandlung" der hohen Adreßbits in A0-A13.
Läuft das automatisch ab oder muß die CPU vorher speziell initialisiert werden?

Hmm, dazu kann ich leider nichts sagen. Keine Ahnung.

- Das angesprochene WR Signal... ist das das WE_1 aus dem GP_LAB bus in dem Schaltplan?

Ich denke, du meinst das RD/WR Signal von der CPU. Dies liegt am Pin C13 und ist dort mit "WR" gekennzeichnet.

- hat sich schon jemand genauer mit den widersprüchlichen Pinouts bei dem SAGEM port hier im Forum und den jedec spezifikationen schlau machen können? ich find jetzt grad das pinout hier nicht mehr.. muss mal schaun ob ich das schon irgendwo auf der platte abgelegt habe.

Die Pinouts, die Jolt hier gepostet hat, stammen aus einer relativ zuverlässigen Quelle. Sollten also so stimmen.


Du hast ja im Prinzip Recht damit, daß man sich die Sache mit Hilfe eines PLD es vereinfachen kann. Im Moment arbeiten wir aber an einer reinen Realisierung des Ganzen. Da ist es noch relativ unwichtig, wie viele IC es wir dafür benötigen. Sollte die Sache irgendwann einmal laufen, dann können wir immernoch über Vereinfachungen der Schaltung nachdenken.

Interessant finde ich das Thema Stromversorgung.. ich denke nämlich auch, solange da keine wirklich hundertrozentig schlüssige Informationen exisiteren wäre es äußerst riskant einfach vorauszusetzen, daß es schon klappen sollte.
Ihr müßt da echt weiter denken... Jedes Gerät will mehr oder weniger Saft... und jeder User ist potentiell jemand, der die Sache übertreibt und/oder doch das falsche Gerät anschließt. Sich da nicht gut abzusichern kann fatale Folgen haben - auch für die Entwickler.
Was bringt die netteste Erweiterung, wenn sich 50% der User ihre Box damit schiessen

Da stimme ich dir voll zu. Ich denke auch, daß es besser ist, eine separate Versorgung für die HDD und evtl. auch für den Controller einzusetzen.

[Maxx]

Hi,

hm...

Ich denke, du meinst das RD/WR Signal von der CPU. Dies liegt am Pin C13 und ist dort mit "WR" gekennzeichnet.

Schade, ich dachte das wäre direkt am Erweiterunsslot abgreifbra.
Noch eine Freiluftverdrahtung mehr richtung CPU wäre schade.
Für die USB Sache ist es schon notwendig den IRQ separat zu verlegen.
Ich hatte gehofft, alle sonstigen Leitungen ansonsten direkt vom Slot nehmen zu können. Wenn also A0-A13 (bzw. A1 wenn A0 besagte Exception auslöst) ohne weiteres dort genommen werden kann (wie ich das Eurer Planung hier entnehme) hätte ich soweit alles zusammen.

Dennoch - sobald jemand konkret mal irgendeine Schaltung da anschließt und bestätigen kann, daß man Hardware an diesen Adressen ohne Konflikte ansprechen kann wäre mir wohler , denn die Pinbelegung auf dem Nokia Plan sind nach wie vor recht verwirrend...
Hat da z.B. jemand eine Idee warum A10 separat erzeugt wird? die anderen Bits kommen ja zumindest aus dem Adreßbus und sind nur "verschoben". Außerdem sind weiter unten nochmal 4 adreßleitungen an den Stecke geführt, die jedoch nicht weiter bezeichnet sind.

Was mich an der Sache jedoch noch generell "stört" ist... ist der Adreßraum der letztlich an dem Port anliegt auch wirklich 100% frei? Da keinerlei eigenes Mapping durchgeführt wird verlaßt ihr euch ja vollkommen darauf, daß alles was zusammen mit CS an den Adreßleitungen ankommt direkt in Euer IDE interface weitergleitet wird.
Ich hatte es bisher immer mit nbormalen Bussen zu tun, so auch beim derzeitigen USB Projekt, und da bin ich eben gewohnt in meinem Adreßbereich noch diverse Offsets abfragen zu müssen bzw. zu können.

Zur Versorgung... die Idee mit den 2.5" Platten ist nicht schlecht und zudem noch erschwinglich im verlgeich zu anderen Medien.
Passend dazu könnte entweder ein kleines Schaltnetzteilchen Verwendung finden, was jedoch wieder verschiedene Risiken beinhaltet (VDE technisch etc.). Alternativ fällt mir aber auch spontan mein kleines Steckernetzteil vom Ethernet switch ein... ist irgendein China Produkt, aber angegeben mit 0.05-2.5A bei 5V DC... nochmal zusätzlich sauber geglättet und die Massen verbunden wäre das eine echt alternative bei minimalem Aufwand.


Mal sehen... ich hoffe die Sache mit dem Adreßraum ist so einfach wie es nach Euren Plänen scheint. Da ich hier mit TQFP Bauformen hantieren muß kann ich leider nur schwer einfach mal irgendwas auf Lochraster aufbauen und händisch verdrahten. Die benötigten Prototypenplatinen sind jedoch nicht ganz billig in der Einzelanfertigung. Ist schon eigentlich ein Witz - immerhin ist die ganze USB Schaltung ansich hier eine Sache von 15 Minuten reinem Routen - die sicherstellung der äußeren Umstände nimmt allerdings ungeahnte Ausmaße an

[Bitbanger]

Die Stromversorgung von 2,5"-Platten schafft die Box gerade noch. Die ziehen beim Startup ca. 5 Watt, bei Zugriffen max. 2,5 W und im Normalbetrieb 1-2 W. Wenn dann sogar noch Standby hinzubekommen ist (was wegen Geräusch/Temperatur sinnvoll wäre) kaum messbare 0,1 W.

Der 5V-Spannungsregler der Box (L2940 - TS03) packt 1 A und ist bereits mit knapp 0,5 A "vorbelastet", der Rest reicht also gerade für die HDD. Die zusätzliche Verlustleistung ist nicht tragisch - am Eingang liegen nur 6,2 V an. Ich hab's auch mal getestet - no problem.

Für 3,5"-Platten reicht das aber nicht mehr, diese intern Einzubauen geht sowieso nicht (Platz, Luftzirkulation)

[satan]

Was mich ebenfalls wundert, ist das keinerlei Adress Decodierung stattfindet ich vermisse die obligatorischen Jumper ähnlich dem Amiga Schaltplan. Weil so wie ich den Schaltplan verstehe fühlt sich die Platte doch fast immer angesprochen oder sind die Adressleitung wirklich unbenutzt? Kann ich mir kaum vorstellen, ich befürchte das die ganzen anderen Chips auch ihren eigenen Adressraum haben und so wie ich das kenne haben die in der Regel einen verdammt großen damit die Schaltung möglichst simpel ausfällt. Weiß jemand hier genaueres in welchem Adressbereich hier die einzelnen Chips liegen überhaupt generell wie der Adressbereich aufgeteilt ist (RAM, Flash, DMA und IO Bereiche)?

Gruß Satan